| 求才職稱 | 資格條件 | 工作地點 | 需求人數 |
Digital IC Designer-CPU
|
1. 對計算機組織與結構有興趣
2. 修過數位IC設計相關課程
3. 熟Verilog/System Verilog
|
新竹市
新竹市科學工業園區力行三路5號
| 2 |
High-Speed IO Digital Designer
|
熟Verilog，有志於投入數位IC設計工作者
|
新竹市
新竹市科學工業園區力行三路5號
| 2 |
Verification Engineer
|
1. 對數位IP/驗證有興趣者
2. 熟Verilog與C/C++
3. 有SystemVerilog 或UVM或OOP相關能力佳
|
新竹市
新竹市科學工業園區力行三路5號
| 2 |
ASIC Consultant
|
1. 操作過 Synthesis, DFT, or STA Tool者為佳
2. 熟悉 Logic Design or Verilog Language
|
新竹市
新竹市科學工業園區力行三路5號
| 2 |
ASIC DFT Engineer
|
1. 熟悉 DFT概念及EDA Tool者為佳
2. 熟悉 Logic Design or Verilog Language
|
新竹市
新竹市科學工業園區力行三路5號
| 2 |
SOC Digital IC Design Engineer
|
1. 熟悉 Verilog，了解IC設計流程
2. 對SoC設計有興趣者
3. 具FPGA相關經驗者佳
4. 具CIC下線經驗尤佳
|
新竹市
新竹市科學工業園區力行三路5號
| 2 |
DFT Engineer
|
1. 熟悉 DFT概念及EDA Tool者為佳
2. 熟悉 Logic Design or Verilog Language
|
新竹市
新竹市科學工業園區力行三路5號
| 2 |
System Interface Design Engineer/System Service Design Engineer
|
1.Familiar with the digital front-end design flow (Simulation, Synthesis, and STA).
2.Familiar with one of HSIO application/electrical measurement(USB, SATA, PCIE, Serdes or DDR) is better
|
新竹市
新竹市科學工業園區力行三路5號
| 2 |
Memory Designer
|
對SRAM or ROM電路設計有興趣者
|
新竹市
新竹市科學工業園區力行三路5號
| 2 |
DDR PHY Engineer
|
1. 操作過 high speed IO design (DDRx) in transistor level for DDR PHY
2. 修過PLL or DLL design相關課程
3. 修過STA and timing closure方法論
|
新竹市
新竹市科學工業園區力行三路5號
| 2 |
Software Engineer
|
對Embedded System, Linux, ARM SOC有興趣並且具有高度學習熱忱
|
新竹市
新竹市科學工業園區力行三路5號
| 2 |